Tugas 8 : Rangkuman Latch, Flip-Flop, dan Timer

 Kait, Flip-Flop dan Timer (Pewaktu)


Kait (Latches)

    Keluaran gerendel tergantung pada masukan arusnya dan pada keluaran sebelumnya dan perubahan statusnya dapat terjadi kapan saja ketika inputnya berubah.
- S-R (Set-Reset) Latch 
- Gated S-R Latch
- Gated D Latch

S-R Latch

1. Active-HIGH Input S-R Latch




2. Active-LOW Input S-R Latch 




3. Negative OR Equivalent dari NAND gate S-R Latch







Gerbang S-R Latch

    Kait berpagar memerlukan input Aktifkan, EN (G juga digunakan untuk ditunjuk sebagai input aktifkan). Input S dan R mengontrol status ke mana gerendel akan pergi ketika level HIGH diterapkan ke masukan EN. Kait tidak akan berubah sampai EN menjadi HIGH




Tabel kebenaran dari S-R Latch





Gerbang D Latch

Hanya memiliki satu input selain EN. Masukan ini disebut masukan D (data).
-Ketika input D HIGH dan input EN HIGH, kait akan SET.
-Ketika input D LOW dan EN HIGH, kait akan RESET.
-Cara lain, output Q mengikuti input D ketika EN HIGH.




Flip-Flop yang Dipicu Tepi

- Edge-triggered S-R flip-flop
- Edge-triggered D flip-flop
- Edge-triggered J-K flip-flop




Flip-Flop S-R yang Dipicu Tepi

    Input S dan R dari flip-flop SR disebut input sinkron karena data pada input ini ditransfer ke output flip-flop hanya di tepi pemicu dari pulsa jam.


Pengoperasian S-R . yang dipicu tepi positif flip-flop



Flip-Flop D yang Dipicu Tepi

Flip-flop D berguna ketika satu bit data (1 atau 0) akan disimpan.


Flip-Flop JK yang Dipicu Tepi

Flip-flop JK bersifat serbaguna dan merupakan jenis flip-flop yang banyak digunakan. Itu perbedaannya adalah bahwa flip-flop J-K tidak memiliki status yang tidak valid seperti halnya flip flop SR


Preset dan Hapus Asinkron Masukan

Keadaan flip-flop tidak tergantung pada jam. Ini preset dan jelas input keduanya harus dijaga TINGGI untuk operasi sinkron.




Aplikasi Flip Flop

- Parallel Data Storage
Persyaratan umum dalam digital sistem adalah untuk menyimpan beberapa bit dari data dari garis paralel secara bersamaan dalam kelompok flip flop. 



- Frequency Division



- Counting




Timer 555

- Monostable (one-shot) operation


- Astable operation



Avis Tantra Mukti
2003015224
Sistem Digital dan Gelombang

Komentar

Posting Komentar

Postingan populer dari blog ini

Tugas 7 : Rangkuman Fungsi Kombinasi Logika

Gambar
Fungsi Kombinasi Logika Setengah-penjumlah menerima dua digit biner pada inputnya dan menghasilkan dua biner digit pada outputnya, bit, sum, dan carry bit Half-Adder  The Full-Adder  Full-Adder menerima dua bit masukan dan input membawa dan menghasilkan jumlah keluaran dan keluaran membawa. Perbedaan dasar antara full-adder dan half-adder adalah full-adder menerima input carry. Penambah penuh harus menambahkan dua bit masukan dan masukan membawa. Dari setengah penjumlah, jumlah bit input A dan B adalah OR-eksklusif dari kedua variabel tersebut. Untuk masukan carry (Cin) untuk ditambahkan ke bit input, itu harus eksklusif-ORed, dan hasil terakhir persamaan untuk penjumlahan keluaran penambah penuh. Ini berarti bahwa untuk mengimplementasikan fungsi penjumlahan penuh, dua gerbang OR eksklusif-2 input dapat digunakan. Yang pertama harus menghasilkan istilah A B dan yang kedua memiliki inputnya output dari gerbang XOR pertama dan input carry. Output yang dibawa adalah 1 ketika ked...
Baca selengkapnya